DEE 352 – Arquitetura e Organização de Computadores • UFPR

Prof. Jéfer Benedett Dörr

DEE 352 – Arquitetura e Organização de Computadores

Licenciatura em Computação · UFPR Palotina

Especificações do Sistema

Arquitetura: Organização e Estrutura de Computadores

Clock: 60 horas-aula (Teórico-Prático)

Frequência: Terça e Quinta, das 14:00h às 16:00h

Cache: Laboratório de Hardware - Sala 15

Interface Moodle: Acessar Sistema

Material Interativo: arq/index.html ⬡

Arquitetura Von Neumann

Modelo de arquitetura de computador que descreve um design onde o programa e os dados são armazenados na mesma memória, permitindo que o computador seja reprogramado para diferentes tarefas.

CPU (Unidade Central de Processamento)

Controla e executa as instruções do programa (ALU, Unidade de Controle, Registradores)

Memória Principal (RAM)

Armazena tanto o programa quanto os dados temporariamente durante a execução

Dispositivos de Entrada

Permitem a inserção de dados e instruções (Teclado, Mouse, Sensores)

Dispositivos de Saída

Apresentam os resultados do processamento (Monitor, Impressora, Alto-falantes)

Barramento do Sistema

Conecta todos os componentes (Barramento de Dados, Endereços e Controle)

Arquitetura Harvard

Arquitetura que utiliza memórias separadas fisicamente para instruções e dados, permitindo acesso simultâneo e melhor desempenho em aplicações específicas como microcontroladores.

Memória de Programa

Armazena exclusivamente as instruções do programa (ROM, Flash Memory)

Memória de Dados

Dedicada apenas ao armazenamento de dados variáveis (RAM, SRAM)

Barramentos Separados

Vias independentes para programa e dados, permitindo acesso paralelo

Unidade de Processamento

CPU otimizada para trabalhar com as duas memórias simultaneamente

📚 Material Didático Interativo

Sistema completo com módulos teóricos (M1–M9), banco de questões para concursos (Q1–Q9), práticas com hardware embarcado real e simuladores visuais interativos. Tudo em um único ambiente — modo projetor para sala de aula, mapa do curso e flashcards integrados.

⬡ ACESSAR MATERIAL COMPLETO M1–M9 · Q100–Q900 · P001–P018 · Glossário · Flashcards

MÓDULOS TEÓRICOS

M1História e Fundamentos · Von Neumann · RISC-V M2Representação · IEEE 754 · ALU M3CPU · ISA · Ciclo de Instrução M4Hierarquia de Memória · Cache · MESI M5Barramentos · E/S · DMA · Protocolos M6Pipeline · Hazards · Paralelismo · Flynn M7Desempenho · Amdahl · T=N×CPI/f M8Embarcados · Arduino · ESP32 · STM32 · Pi M9Conclusão · Revisão · Fórmulas

🔧 Práticas e Simuladores Interativos

Todas as práticas acessíveis diretamente no sistema interativo. Clique para abrir o enunciado completo com código comentado.

HARDWARE EMBARCADO (P01–P11)

P01LED Piscante — GPIO e MMIO P02Sensor DHT22 — UART e protocolo 1-wire P03Semáforo — delay() vs millis() P04ESP32 Dual Core — FreeRTOS + Queue P05PlatformIO — flags -O2, lib_deps P06ESP32 WebServer — IoT e JSON P07STM32 Blue Pill — ADC 12-bit e PWM P08STM32 CubeIDE — HAL, LL e DMA P09Raspberry Pi GPIO — BCM e interrupções P10Raspberry Pi Flask — API REST + systemd P11IoT — MQTT + Mosquitto + Node-RED

SIMULADORES VISUAIS (P12–P18)

P12Simulador CPU — Fetch/Decode/Execute P13Simulador Cache — HIT/MISS e AMAT P14Conversor Bases + IEEE 754 Visual P15Simulador ALU — Operações e Flags P16Simulador Pipeline — Hazards e CPI P17Simulador RAID — 0/1/5/10 + Falha P18Simulador Barramentos — DMA e MMIO

💡 Os simuladores P12–P18 são páginas HTML interativas construídas pelos alunos como projeto da disciplina — código completo disponível nas práticas.

Bibliografia Recomendada

Patterson, David A.; Hennessy, John L. "Computer Organization and Design: The Hardware/Software Interface". Morgan Kaufmann.
Stallings, William. "Computer Organization and Architecture: Designing for Performance". Pearson.
Tanenbaum, Andrew S. "Structured Computer Organization". Pearson.
Hamacher, Carl; Vranesic, Zvonko; Zaky, Safwat. "Computer Organization". McGraw-Hill.

DEE 352 - ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES